微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 请问calibre里怎么把verilog文件转换成spice文件?

请问calibre里怎么把verilog文件转换成spice文件?

时间:10-02 整理:3721RD 点击:
据说可以用v2lvs命令,但是该命令该写在哪里呢?
如果是的是图形界面,又该怎么设置呢?
谢谢

If you have installed Calibre, v2lvs can run in the unix/linux shell.
Just type "v2lvs" in the shell, then the uasge appear.
It can transfer netlist between different formats.
Very easy.

回去试一下
不知怎么回事儿,转换的过程通常会出问题

有没有其他的小软件能把vhdl转换成为hpice的网表呢谢谢啦

同问啊

不是有 V2LVS的么?

lvs
是用V2lvs的命令

学习了。

如果做lvs,以下命令照着写就够了:
v2lvs -v INPUT_FILE.v -o OUTPUT_FILE.spi -s LIBRARY.spi -s0 VSS -s1 VDD
如果要做hspice仿真,可以是:
v2lvs -v INPUT_FILE.v -o OUTPUT_FILE.spi -s LIBRARY.spi -l LIBRARY.v -s0 VSS -s1 VDD -i

不好意思 不知道

现有的文件如下:
Astro,arVerilogToCell时所用的Verilog file(不知道用这个.v文件可不可以)
Astro Stream Out的GDSII文件
Astro Verilog Out的verilog netlist
请教各位:还需要其它文件吗?calibre里v2lvs如何产生LVS所需的网表文件呢?

Now I got v2lvs is part of Calibre.

使用v2lvs命令后转换的网表正确吗?总觉得有问题。寄存器的端口对不上。

v2lvs -v yourverilog.v -o yourspice.spi -s spice.cdl
the spice.cdl is the spice model you should have

v2lvs 网表要有power信息啊

thanks

nice...

很好,谢谢。

直接用上面的命令或者写到一个可执行文件里面就好了啊

terminal就可以

v2lvs -XXX

可以用v2lvs

我也发现了,lib.v的端口顺序与lib.cdl的端口顺序不一致,导致连接关系错乱。你后来怎么解决的呢?

不知道哪个打神来解决下压,我也正在发愁的

如果不夠清楚也可以在terminal視窗輸入v2lvs --help
就會有相關的所有指令供你參考

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top