微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > DC综合后提取的sdf文件里的线延时怎么都为0

DC综合后提取的sdf文件里的线延时怎么都为0

时间:10-02 整理:3721RD 点击:
如题,DC综合后提取的sdf文件里的线延时怎么都为0。加入了wire_load_model的,可是提取出来的INTERCONNECT全都为0,难道只有画版图,布局布线才能提取出线延时信息?有没有什么其他办法?

缺少位置信息……

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top