encounter clock spec命令的问题

新手求教，我复现别人工程时，用encounter根据sdc自动生成的clock spec文件里只有一些throughpin
而别人的spec文件除了这些对应的global throughpin之外还有global excludedpin和dynamicMacro model ref
问题是这些excludedpin好像不是sdc中约束的，而是encounter自动生成的?
为什么我自动生成时无法生成这些约束呢?是setctsmode的问题还是其他什么问题?新手完全不懂，如果那些都是手动修改加上去的，
应该如何判断，根据哪些rpt来修改添加这些约束呢?

那个只是模板， 自己可以任意修改的，
以timing report为基准好了， 只要timing ok行就可以，

恩，因为是新手所以有些茫然，就是时钟树这块总是弄不太懂，spec里面那些约束有什么作用基本上弄明白了，时钟树前端约束出来，到后端肯定要做相应调整，但是如何对应到timing rpt里，看skew,delay然后对应到相应的net，再修改约束就不太懂了。哪些应该excluded，哪些应该throughpin难道要一个个试吗?模板会生成一些，但通常来说都不够，ug也说不清楚，还有什么资料能看看呢?另外timing rpt里有些net required time为负，这些是不是要excluded掉不去关心它们?

还有我看ug说软件会自动把sdc里的一些约束转换为excludedpin，可我自动生成的模板里没有excludedpin 只有throughpin这个正常吗?

“如何对应到timing rpt里，看skew,delay然后对应到相应的net，再修改约束就不太懂了，哪些应该excluded。”
相同的疑惑，难道必须要会画出时钟树吗?对于某些教复杂的design，画时钟树是及其消耗时间的，我们的做法也是tool根据sdc产生一个clock spec，然后去修改，可是但是怎样根据timing report去调整clock spec，还是很迷茫。望给个方向

学习了！

Usually exclude pin might be generated due to below reason:
1. clock to data (or .lib no CK attribute);
2. clock domain switch;
3. conflict balance point across modes
4. local balance requirement