微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 怎样做ICC的布局

怎样做ICC的布局

时间:10-02 整理:3721RD 点击:
我以前用encounter的。在做place之前,一般会把power (ground)net连好。在ICC里怎么做这部分工作?
在做完create_rectangular_rings和create_power_straps以后,需要将IO、RAM block上的电源、地连接到VDD或VSS上,我用edit->create->custom wires...连接,怎么不让我进行连续,报DRC error(当连线接近RAM的VSS或VDD的pin上时)。
还有std cell上的power(ground)线怎么连接到power(ground) ring上啊? (encounter挺简单的,但在ICC中找不到对应的命令)
不知我这样的做法对不对?听说ICC用脚本就可搞定。受encounter的影响,以上的步骤弄不过去,请高手指点,谢谢!

preroute_instances
preroute_standard_cells
个人觉得还是EDI做FloorPlan好用,呵呵

这两条命令是做什么用的?
我试了一下,好像做了什么,但layout view上没什么反应啊?

还有,楼上damonzhao 能不能给些详细的解释,指点一下怎么做floorplan,谢谢!

preroute_instances是连接macro的power的
preroute_standard_cells是连接stdcell的power的
你可以到坛子里面找lab数据,有一节就是将dp的,你可以用它的脚本体验一把

谢谢!

有没有derive_pg_connection?

学习了!

和derive_pg是一个效果?

不一样



具体点吧 - -

derive_pg只是定义了连接关系
但是具体的route命令才用metal将他们连接起来

苦等了好久。才发现你又木有回复我。

纯操作失误

大侠,我描述一个问题:使用工具为ICC,在进行数模混合布局布线时,会有将数字部分放在一块拥有电源环的区域内,即placement standard cell时,可以做怎样的处理,连线多的std cells区域放置数量少一些,连线少的std cells区域放置多一些,也就是std cells不是简单地放置,而是有某种设置的和技巧的放置?希望您能给些建议,谢谢

一般timing driven和congestion来控制吧
有时候也要用placement blockage来约束下,需要具体分析了

那您在具体的项目中在放置标准单元的时候都做过怎样的处理,可不可以列举一二?谢谢你。

其实都是看项目需要,看floorplan的情况去调整。place的也是为了cts和timing再就是绕线。
比如 需要提前固定的cell,那就优先处理;需要放置到一起的cell就提前约束;如果存在拐角的区域,那就用blockage控制比率;如果绕线比较拥挤,要分析是局部utilization太高还是组合逻辑太多;还要根据具体情况判断是约束合不合理,绕线资源够不够,面积够不够等。
我也只是泛泛的说说,没有很绝对的东西,要具体去判断,去考虑,去应对。欢迎多交流!

你好,主要是刚出这行,问的问题可能比较浅显:请问一、做怎样的约束才能让我把想放置在一起的std cells放置在一起,有具体的命令吗?二、ICC工具什么命令可讲某个cell设置为叶子单元?三、在准备库的初期,MW库中的LM文件是不是就可以不需要了啊?(Astro是一定要的,ICC工具有db文件是不是就不需要LM文件了)?四、在ICC读入天线效应的规则文件时,并不认文件中的语法,请问是不是要手动修改规则文件还是有其他的方式去处理?五,怎样设置不被优化的std cells?(Astro里的命令,ICC都不认),一下子问了那么多,麻烦了,谢谢你。

1. IC Compiler Implementation User guide 2010.03 page6-8
2.没明白,是CTS的时候么?IC Compiler Implementation User guide 2010.03 page7-18

3.IC Compiler Implementation User guide 2010.03 page3-2。LM应该就是Logic library部分。

4.IC Compiler Implementation User guide 2010.03 page9-7

5.set_dont_touch

好多问题,优先从user guide找出答案。官方的文档最准确,最全面。也避免了很多的盲目。命令的使用说明,就找command的文档说明。
多翻翻这些文档有益无害。也欢迎多到置顶的后端概念贴中讨论。



谢谢你,我会仔细看的,你人真的好好啊。

呵呵,每个人学习中都有差异,互相交流,互相学习吧能想到很多问题是很厉害的。找到答案了,就慢慢累积起来了

布局布线刚开始学感觉挺难的

你好,我已经可以用ICC进行一个小芯片的布局布线了,可是到最后一步有天线效应违例,请问怎么修复啊?谢谢你。

你route里面用了什么命令啊?

route_zrt_auto用的这个命令,请赐教

哦,我也是新手啊,很多不会呢。呵呵!
你再试试route_zrt_eco,route_zrt_detail.
还可以查查相关的命令,man一下它的作用。然后再捣鼓捣鼓。呵呵!

有antenna的tcl,设置constrains后,然后工具会自动修复
或者设置加diode,或者切换线,或者加buffer

damonzhao 真是好人啊,回答了这么多问题。
我是刚接触这个软件不久,出了这么两个问题:1.unable to get layer METAL2/3 in physical library
2.No floorplan is defined for current design
我用Astro创建的Milkyway 库,里面有单元的CEL 和FRAM view,但是做到Floorplan的时候就出了上面的错误,在网上查了好久根本查不到,不知道我描述清楚了问题没,希望damonzhao一定帮帮忙啊!
再次感谢!

再问一下小编,执行了 antenna的tcl之后,还是有天线效应违规,除了手动跳线,还可以用什么命令解决吗?
非常感谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top