为什么要create generated clock？

个人理解：
1. generated clock跟源时钟是同源的，cts默认会穿过它的sink pin一起balance
2. create_generated_clock [get_pins {FF/Q}] -source [get_ports CLK] -name CLK_div -divide_by X
3. FF的q端吧

个人理解：
1. 工具是根据时钟定义来知道哪些时钟信号向后传播，比如一个源时钟经过二分频，工具并不知道时钟经过分频点后频率已经变了或者源时钟到达分频点时钟就停止传播，工具并不知道分频点后仍是一个时钟信号，所以需要定义generated clock告诉工具分频点后的时钟特性，以进行正确的时钟传播。
2. 理解1
3. 理解1

感觉现在坛子有点冷清...另外外面老是有人发那个紫薯布丁是什么鬼啊

分频点需要用到generated clock点可以理解。generated clock 还有其它用处吗?

generated clock 就是用来描述时钟特性的，分频只是一个例子，做项目遇到的话就容易理解了。

我要表达的是generated_clock是用来描述时钟特性，分频只是一个例子。

创建在combinational节点上，用来打断其他时钟路径

可否稍微举例说明，在什么样的情况下会这样使用generated clock 来打断原时钟?

Mux: S0, A, B, Y
Default:
Clock1 : A -> Y
Clock2 : B -> Y
add Clock1_GEN @Y:
Clock2 stop propagation @Y

问您一下，这个直接把set_case_analysis 0 S0 可以吗