微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > ncx 生成lib问题

ncx 生成lib问题

时间:10-02 整理:3721RD 点击:
各位大牛,在使用ncx生成lib过程中,遇到如下问题,导致提取时间超级慢,请问怎么解决:
netlist: /home/lion/3P3_stdcell_timing/simdata/scc013ull_uhd_hvt_ss_v1p35_125c_basic/SDRNQUHDV3/mD_CK_0000f/mD_CK_0000f.sp
internal timestep too small in transient analysis
re-simulating with clk_width: 8e-09

想问一下您,最后您这个问题咋解决的呢?我现在也遇到了类似的问题...

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top