后端面试--每日一题（065）
Which layer is used for clock routing and why?
时钟走线一般用那层金属，为什么?
难度：3
只知道，.35工艺时钟走线是M1，M2，M3，个人感觉clock走的是高频信号，怕对其他信号造成干扰
最高的两层用作电源
接下来的两层可以用作时钟线
绕线资源是从下至上，越往上绕线越少。这样时钟线对信号线的干扰也越小。另外中间层的电阻和寄生相对比较适中
用顶层金属吧, 顶层金属电阻小,有助clock优化,同时顶层金属也有助于减少时钟对其他信号线的干扰,个人感觉这样,不知对不对.
我喜欢用 top -2 metal ~ top metal 来做，当然是越上面越好了，
主要是top metal电阻较小， 而且时钟线i一般都是 先布线的， 先占用底层资源不好，
用高一点的资源好
童殇说得对，好像以前在哪个帖子里讨论过。
这是一个可以挖得比较深的问题，让我们先从各层metal的特性说起，假设共有8层金属层
最底层M1/2一般很薄，走线宽度最小，RC一般最大，而且会被cell的pin占去很多资源，肯定不适合做clock wire。
最高1/2层M7/8一般很厚，走线宽度大，RC很小，适合大驱动的clock buffer走线。如果是用铜做金属层的话，最上面还会有一层极厚的铝金属层，一般不用做信号线的走线。
中间几层M3/4/5/6的厚度，宽度都适中，如果使用double width，double space的走线的话，RC也比较小，也可以做clock wire。
如果考虑到VIA增加的电阻，一味地使用最高层不一定会得到最快的clock tree。
但是一般信号走线大多是先用下层的金属，所以建议根据各层的RC和整个设计的congestion来选择clock wire的层数。
如果最高1/2层M7/8的RC远小于中间几层M3/4/5/6的RC，就选最高1/2层
如果最高1/2层M7/8的RC与中间几层M3/4/5/6的RC相差不大，在很拥堵时，还是选最高1/2层；不太拥堵时，选中间几层里面的高层M5/6；根本没有拥堵时，用中间层里面的底层M3/4
顶！支持！
每次看了陈老大的帖子，都是受益良多，十分感谢
THANKS
陈老大的回答总是很周到细致
十分感谢，我受益良多啊
收获！
学习学习！
受教了，以前没关注过这个问题，一般都走M3/4
‘受教了，谢谢’
在TSMC40nm中，时钟主要用M6和M5，当然也会用到少数的M4和M3。M7 M6和M5走power.M2 M3 和M4走signal.少部分在M5和M6。
继续学习。
请问小编，encounter中怎么设置clk走线金属层次啊?查了好久没有查到。谢谢！
ctstch文件中设置
谢谢了，研究研究
学习了，谢谢陈大！