微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 悲催了, 盼大大, LEF techfile中没有完全涵盖住 Design rule, 怎么办?

悲催了, 盼大大, LEF techfile中没有完全涵盖住 Design rule, 怎么办?

时间:10-02 整理:3721RD 点击:
S* 公司(此处省略3字母)0.18um工艺, library是A公司(此处省略2字母), Design Rule关于Metal部分的第六项是“Min region area”,
可LEF中没有定义Min Region Area, 只有定义width, space, resistance 什么的, 结果导致Calibre对Layout做DRC报错太多,基本上都是“Mn_6”的错误!
这可怎么办啊, 有遇到过类似情况的大大吗?

S* 公司(此处省略3字母)0.18um工艺, library是A公司(此处省略2字母)。精辟啊
办法,1,你手改tf,把该加的加进去
2,改layout,如果只是某几个instance的问题
3,跟foundry去扯皮、、、

谢谢大大, 扯皮归扯皮, 我想问问LEF techfile 里是否可以描述 “最小面积(Min region area)"? 如果可以, 语法是什么呢?我想这可能是问题关键所在。

这个不清楚,看样子你是玩cadence的。具体语法去查帮助吧。
最小面积一定是可以描述的

MINENCLOSEDAREA0.36

感谢大大, 我去试试。 A公司的LEF真是坑死人了, 为啥不能完全涵盖Design rule的要求呢?

请问最后是自己改tech lef的吗?这样可行不?我现在也遇到同样的问题啊,估计要自己动手了

我试了在tech lef中加MINENCLOSEDAREA 0.5或AREA 0.5都不行啊,在encounter中tech lef应该加入什么语句可以不产生metal area不够的drc 错误呢?非常感谢!

求赐教啊,我试了在tech lef中加MINENCLOSEDAREA 0.5或AREA 0.5都不行啊,在encounter中tech lef应该加入什么语句可以不产生metal area不够的drc 错误呢?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top