关于standard cell的一些问题，想请教有经验的牛牛
2.standard cell layout中存在routing grid的概念，请问，为什么会有这个定义?后端的那些工具会用到这个参数，怎么用到的?这个grid(分横向和众向）大约为多少?他们的值如何确定?是工具的限制吗?
3.verilog model用于verilog-Xl或者NC-Verilog做timing sumulation还是function simulation?如果是timing simulation,PT也做timing simulation,两者有什么区别?
4.做APR的时候，不同的工具（SOC_encounter和Astro)所吃的文件会不一样吗?CLF是针对那种tool的格式?还是说支持两种部线工具?
5.TLF用在何处?
6.lef用在何处?SOC_encounter?LEF只支持SOC_ENcounter吗?astro可以吃进去吗?lef还有什么用处?lef作用是?
7.standard cell中的edif可以导进composer看电路图吗?
谢谢！
小编大哥，帮一下忙啊，小弟感激不尽
先回答第二个问题，routing grid在布线时会用到，每个布线工具都不一样，至于grid尺寸则是由工艺决定的
第三个问题，nc只是功能仿真，所以时序是功能型的，而pt则是真实的时序
谢谢你的回答。我还想知道，在布线的时候，grid的值如何影响布线?是不是metal必须走在grid交点处?
对，metal必须走在grid上，但是目前有些布线器会提供无格点布线，则另论之。
第五个问题，tlf是se所用的时序文件，在布线前读入。
我都看不懂，看来路还长着啊
茫然！
第1个问题，不带RC的netlist是用来做LVS和pre-layout仿真的; 带RC的是用来做post-layout仿真以及静态时序分析(STA),功耗分析，信号完整性分析等等。
第6个问题，lef 有geometry lef, technology lef 和 antenna lef 几种。
p&R工具一般把一个一个的模块（或cell)当成一个黑匣子，geometry lef就是给P&R工具提供模块(或cell)最基本的物理信息用的，包括模块的形状，大小，pin的位置和所在金属层，是否允许布线等等，但不包括下面子模块的具体层次结构和几何图形信息。Encounter 和 Astro都可以读进lef.
technology lef 主要包含工艺方面的信息，比如布线层次，方向的定义，grid的定义，布线最小宽度和间距的定义等等。
antenna lef 则是包含下层模块中每条net的antenna信息，用于作顶层的antenna分析。
看来强人还是出现了嘛．
俺是做模拟的，同时也做后端，我也发表一下意见
1.netlist有两种，一种是带RC的，一种是不带RC的，不带RC的netlist用于LVS,那带RC的netlsit用途是?
带RC的当然是做后仿用的，可以精确地仿真延迟时间。
2.standard cell layout中存在routing grid的概念，请问，为什么会有这个定义?后端的那些工具会用到这个参数，怎么用到的?这个grid(分横向和众向）大约为多少?他们的值如何确定?是工具的限制吗?
grid是代工厂决定的，应该是工艺线决定的。0.6um工艺的grid是0.025um，0.18um工艺的grid是0.005。grid的意义在于代工厂做MASK的时候，如果线条不在grid上，会强制切掉多余的地方，这样的话如果线条本身已经是最小的，被切掉一部分就会违反设计规则。某些代工厂给的DRC文件会检查这个问题，无论切掉后是否违反设计规则都会报告出来，另一些如果切掉后不违反设计规则则只显示WARNING。
你用PATH画一条45度拐角的线条，斜线的部分边缘就不在格点上，叫做off grid。
6.lef用在何处?SOC_encounter?LEF只支持SOC_ENcounter吗?astro可以吃进去吗?lef还有什么用处?lef作用是?
lef是模块定义的文件，STDCELL有对应的lef文件，打开看看就知道，里面写了有哪些模块，几何尺寸，PIN的数量，位置及所在的层。文件用于SOC_encounter，至于是否支持其他的布线工具我就不知道了
第三个问题
ncverilog 是功能仿真,通常我不认为它提供所谓的timing simulation,不过因为功能是和timing密切相关的,所以说它反应timing信息也可以.
从功能级到Post layout都可以用同一个仿真器,事实上也推荐用同一个仿真器,只是每次用来仿真的netlist不一样而已
在ncverilog里你只能看到功能是否正确(通常正确与否取决于时序),但是你看不到timing path,所以分析时序不会用也无法用ncverilog
学习啦
第七个问题，可以
学习中
好贴！
好问题 我也想知道
谢谢各位的回复！
楼上有一位既做模拟又做后端的
太厉害了啊
现在害不是很明白啊！1
ding！
牛人很多啊，学习了。
做了就明白，不错看是白看，不会理解
goodgood
xue xi yixia xia
很不错啊，
我做DRC出了个问题就是off-grid check检查错误。
就是由于poly走了45度线导致的。
谢谢啊，
向牛人们致敬。
强人啊
小编能把问题都解答了吗