数模混合电路Calibre LVS报connectivity error

我的设计是一个数模混合电路，但是各个数字和模拟模块都是单独做好的，在top层只是把各个模块的信号和电源地线连接起来就好了。我在做LVS的时候先把各个模块都LVS BOX了，这样是通过的，然后我单独把一个数字模块A的BOX释放了，这样做LVS也是过的，然后我又单独把另一个数字模块B的BOX释放了，这样做LVS也是过的，接着我就把两个数字模块的BOX同时释放了，结果就出现了connectivity error。具体报告如下图所示：

希望大侠能给予一些指点，感激不尽！

检查了没有连反。呵呵！
谢谢！

你可以先做一个top.cdl的...就是你先把两个数字的symbol做好...smybol是没电路的只要pin就可以... 在top sch中把电路连起来提取一个top.cdl....数字是没有电路的，你可以把数字ICLUDE到top.cdl中...把top.cdl的数字PIN和数字中的pin换成一样的就OK了....

我有整体的网表。就是LVS出现问题了。

哦....我开始怀疑是不是你的数模接口的pin脚顺序不对引起的...你那里有没有电源的错?

没有，呵呵！就是一般的两个信号脚出现connectivity error

你先看看你的rule中的LVS RECOGNIZE GATES 是YES的还是NO的，要是YES的改成NO试试....

如果这2个非门的OUTPUT是接另一个模块的输入，这个错误就是你接反了，不知道你怎么得出的没有接反。

rule file里面是这样的LVS RECOGNIZE GATESNONE
谢谢！

我检查了网表，里面的连接关系是对的，版图的连接也是一致的，这个数字模块单独做LVS也是对的。
我在总的设计中把两个信号的连接调换了，这样总的LVS可以过，但是单独的模块LVS就报错了。
谢谢您！

你知道我现在最想干什么么?
就是站在你的后面看你是怎么操作的.......

我也希望有个人能站在我后面帮我看看。呵呵！
谢谢！

我也想有个人站在我后面帮我看看，呵呵！
谢谢！

你是学生?

呵呵！是啊，这个有什么关系吗?