微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 在进行IRdrop分析时,为什么CTS之后的结果相对于之前的结果好呢?!

在进行IRdrop分析时,为什么CTS之后的结果相对于之前的结果好呢?!

时间:10-02 整理:3721RD 点击:
在进行IRdrop分析时,做完时钟树综合后,总的功耗会增加,总的电流也会增加,
而整个电源网络的电阻不变,所以CTS之后的IRdrop应该变得
更严重才是,为什么结果显示的是较CTS之前的要好呢?!
请各位高人指点,在此先谢过!

cts完了, power result应该更大才是,因为clock tree已经built了, 多了很多ck buffer,
clock tree 上消耗的power一般是总功耗的1半左右,比例比较大,
至于ir-drop,很难说大小与否, 一般来说会大些,因为功耗变大很多,
因为cts以前, clock net是high fanout net, 功耗工具有时候计算的时候会把这个算入总功耗,
造成cts以前的总功耗很大,然后ir-drop最差的地方往往是cts root highfanout输出的地方,
这个是功耗计算工具的问题,
要不然就设下 ideal_network ,对cts tree,做下看看,
因此功耗分析一般建议在cts之后做, 为了就是一个合理的结果,不会因为high fanoutnet造成一些错误的分析

IR drop 主要决定于你的power grid 建立的怎么样,不知道下面的情况有没有可能 是power grid本来并不太好,
建立的CTS 部分cell充当了P/G连线,使得本来IR最差的那部分多了一些供电

我以前的感觉是cts之前做power、ir分析往往得到很大的结果,
ir最差的地方就是cts root,
cts之后做就好多了

我以前的感觉是cts之前做power、ir分析往往得到很大的结果,
ir最差的地方就是cts root,
cts之后做就好多了

小编说的是,我现在做出来的结果就是IR最差的地方是clk root
处,做完cts之后的结果会变好,但是为什么会是这样的结果,
我还没有搞明白?!请小编指点~

做多了就知道了,P =cV2 * f ,
fanout太大,导致Cload太大, 计算就不准确了

鍥炲 7# icfbicfb
杩樻槸鏈変簺涓嶅ぇ鏄庣櫧锛屽氨绠楁槸fanout澶ぇ瀵艰嚧Cload澶ぇ锛岄偅涔熸槸浣垮緱鍔熻

鍥炲 7# icfbicfb
涓嶅ソ鎰忔

学习了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top