请问，有哪位同仁做过谐振时钟网络的么？

Resonant clocking distribution network...
就是不用buffer，采用谐振网络实现全局时钟，得到极低的skew和jitter，并且大幅降低时钟的power dissipation...
不知道有木有搞头?

啥叫resonant network，
一般clock mesh是能减小skew 和latency的，
但是也是耗费很多buffer的，耗费routing资源

其实概念很简单，就是加一个片上电感，再把clock grid看成电阻和电容，形成并联的RLC网络。当容性电抗和感性电抗相互抵消时，此时RLC网络处于谐振状态，频率为谐振频率。如果忽略外界噪声和衰减，理论上此时网络可以无限振荡下去。
这个谐振网络的好处就是不需要buffer来推动时钟信号，因为网络上任何一点的时钟相位和幅度都一致。
除了RLC网络，还有旋转型的行波振荡网络和驻波振荡网络。
这个谐振时钟分布策略，十年前就已经提出了，目标就是为了解决GHz以上大型微处理器的功耗和时钟偏斜问题。我所看到的文献基本都是测试芯片，还不太清楚是不是应用在了商品里。
不过貌似木有工具支持这种谐振网络设计。
相信不久的将来能够实现。

太先进了，没搞懂， 太理论化了吧
到现在还没见过
clock mesh已经是够先进的了，

那看来就是有搞头...

您好！ 我现在正在学习resonant clock相关知识。能不能请教一下您，Grid Cap怎样才能得到一个比较准确的值?

哎呀，都过去三四年了，有点忘记了，可以去参考我的论文。
《旋转行波振荡器的建模和设计》

不错，都有文章发表了

应该只有一些特定场景能应用， 工艺的漂移越来越厉害，而且片上电感一是占面积，而是电感量也有漂移，最后如何得到一个稳定的振荡频率?而且现在的芯片一般都有一大堆不同频率的时钟，有些还有DVFS等，时钟频率不是一个固定频率。

在高速serdes中有使用，主要用来降低功耗