请教数字库里面的tieh / tielow cell的作用是什么？

防止antenna 效应

ESD方面的考虑

防止antenna问题用的是diode
Tie是出于ESD考虑

谢谢指教啊。受教了

这种cell在.13及以下应该是必须要的了。25以上的工艺不用好像也没有什么问题。我曾经一次.18um pr的时候忘记加tieh/l的cell，也没啥问题

也不是很明白这个！
模拟部分中的数字模块有一些就是输入直接接高或者低的，（0.18um工艺），也没有发现有什么不妥！

学习了，谢谢！

个人见解：
端口悬空会让这个端口出现不定态，可能会影响设计也可能不影响设计！
tie low 和tie high cell是为了悬空port跟电源线对接，模拟电路中会对悬空端的链接端进行明确的说明，链接到什么地方器件性能会有很大的差别。数字电路综合出来的网表悬空端不会说明悬空端链接情况，其一做出判断，其二链接一个扩散通路。详细查阅lef文件tie cell参数说明。

直接拉到电源地似乎没啥影响

ESD保护

有没有任何相关材料祥解这种ESD防护理论的材料?
都没关注过

学习中～～～

赞！

学习了，谢谢