微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > set_timing_derate

set_timing_derate

时间:10-02 整理:3721RD 点击:
foundry提供的文档中要求timing derate 设置如下
# hold check时
set_timing_derate -early 1.00 -net_delay
set_timing_derate -late1.10 -net_delay
set_timing_derate -early 1.00 -cell_delay
set_timing_derate -late1.10 -cell_delay

但是report_timing -delay_type min -derate 结果中derate值都是1,请问这样设置是不是不对啊

是这样设置,只是报告出来的选项没选好,试试report_timing -delay_type min -derate -path_type full_clock_exp ,就能看到了

明白,感谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top