后端面试--每日一题（042）

这个问题不大知道怎么回答。
自己设计的时候不同pad之间是用io filler连在一起的。如果pad之间间距足够大的话，用power pad代替一般的io filler会有更好的ESD保护作用。
需要特别注意的是数字与模拟IO域之间一般需要用特殊的FILLER连接。不同电平的IO域之间也要用特殊的filler连接。起到隔离不同电平的作用。

学习下，支持小编！

analog和digital之间用powercut单元

你们说的都是PAD ring设计中的细节。这个问题也是可大可小的
大的流程是：
1）根据系统（其他芯片的）要求，芯片内部的floorplan，决定信号PAD的位置
2）计算出power PAD的个数，插入到信号PAD里面
3）加其他的PAD，比如IO filler，power cut，power on control，corner PAD，ESD等
细节可以包括：
1）如何计算core power PAD：估算core power，再加50%，算出电流，除以每个core power IO的最大电流，就是大致的PAD个数。插入到信号PAD ring后，还要再计算power EM，防止一根电源线上的电流过大。
2）如何计算IO power PAD：从信号IO的功耗算起，同时计算SSO，取2个结果里面较大的
3）在什么地方插入power cut：不同的电压core电压和不同的IO电压之间，power island之间，数字和模拟电源之间。
4）power on control PAD，一段每个IO ring需要一个
5）ESD一般要加在每个不同的电源之间

“1）如何计算core power PAD：估算core power，再加50%，”
这句话中的50%，是什么根据?经验数值，还是说有这样的计算公式?
“估算core power”这个“估算”应该是由反标saif或者VCD算出的平均功耗或者峰值功耗把，还是说在由软件算出的值得基础上再加一些经验性的数值?

1）经验
2）那个阶段连网表都没有，只能估算gate count，再换算成功耗

举个例子，

比如说我现在有个项目，0.35um，3.3v，6kgates，怎么估算这个功耗?

反标saif，算出的平均功耗大概是10uw

去查厂家的standard cell application notice，只有他们才有那个参数

ps：我糊涂了
难道反标saif和vcd文件算出的功耗对powerplan没有作用吗?
现在看来不是主要依据这个了，仅仅是一个参考，对吧?

有了网表就不用那个公式了

学习了~好多要学的

学习下~

这个也要考虑到是wire bond或者flip chip，两者对于VDD1/VSS1的要求是不一样的，如果是flip chip的话，VDD1/VSS1只需要满足电阻要求就可以了