有人知道leaf cell和flatten cell的区别吗

通常对于一个hierarchical design来说，会调用很多小的cell，最底层的cell一般叫做leaf cell，就好比一个倒着的树，叶子都是最底层的，那些节点就是高一些的层次，最顶的节点就是top level.
flatten cell是针对hierarchical design来说的，flatten cell是没有层次的，不调用任何leaf cell。

2# yohuang

楼上正解

学习了
现在理解了，为啥有时候encounter 的verilog 网表转出的cdl 总是带一些空的std cell 定义。
多谢！

leaf cell就是图论中的叶子节点。

很受启发

flat cell 是flat后的cell单元。
leaf cell一般就是stand cell

多谢多谢

正解~通俗易懂，呵呵呵

学习了学习了

解释的言简意赅，清楚明了，感谢

讲得好，学习了！

解析的正确

说的好，终于理解了

为什么呢 是因为展平设计中 不调用leaf cell的原因?

你好啊 可以和你交个朋友不

小编 你好 ，问个问题啊 ，我用report_qor之后，其中有一段是这个：
Cell Count
-----------------------------------
Hierarchical Cell Count:0
Hierarchical Port Count:0
Leaf Cell Count:1554
Buf/Inv Cell Count:200
CT Buf/Inv Cell Count:0
-----------------------------------
Leaf Cell Count 可以理解为这个design或者.v文件中的门的个数吗?底下的Buf/Inv Cell count 理解成design中Buf/Inv cell的个数，
那1554-200=1354 理解成除了 Buf/Inv cell 之外的其他 std cell 比如 nand nor等等吗?
多谢小编了先

leaf cell和logical cell在ICC工具里有什么样的含义啊?

受教～～～～

thanks for the explaination

多谢~