关于DC综合后生成网表文件的保存格式的问题

write -format ddc -hierarchy -output ../mapped_scan/test.ddc
write -format verilog -hierarchy -output ../mapped/test_syn.v
这两句话，生成是不是都是网表文件?有什么区别?PT读入哪个文件进行分析?求解呀

用第二个的读入pt，不过dc后做pt的时序分析不准，一般是用APR后的读入pt

哦谢谢啊~不是APR之前也先分析一下吗? 您知不知道保存成这两种格式有什么区别吗?

在apr之前的仿真可以就仿一个网表的，至于ddc。我倒是没用过，不过dc在读入文件的时候，ddc的读入速度比v文件的速度快，所以在做bottom_up的编译时，可以用ddc的方式；

嗯知道了谢谢啊~

学习了，谢谢

ddc保存更丰富的信息，包括sdc timing和部分变量，类似pt中保存的session

我想问一下 如果是做buttom_up综合，是不是把先综合的ddc加到link_library里，然后进行顶层的综合?

不是link lib，lib设置不用变，跟用sub_module的netlist一样
只不过是把命令换成read_ddc

哦 明白了 他这相当于还是直接调用，不会再对他进行综合了吧

PT 是什么啊? 综合的另一种?

用于静态时序分析的工具

学习了！

学习了

学习了~

赞的赞的

DC 过后的netlist 做PT 是不准确的，DC的时候一般都是设置ideal_network don't_touch 属性的，时钟树是理想的，用这netlist 去分析时序完全没有意义

学习了！