为什么std cell的all inputs必须tie to logic 0 or 1

std cell的input是tie0还是tie1是由前端设计决定的，不是随便接的。
spare cell是tie0还是tie1，个人以为都可以并无决定性影响，一般认为tie0省点功耗而已

楼上说得对，没有必须这一说法，看前端设计

很开心受到您的回复，
std cell的input是tie0还是tie1是由前端设计决定的，不是随便接的。
spare cell是tie0还是tie1，个人以为都可以并无决定性影响，一般认为tie0省点功耗而已
我的疑惑是：第一，stdcell的input pin和output pin都是接信号net啊，为什么前端要接到tie 0/1 ? 目的是什么?
第二，为什么tie 0就省功耗了?

第一个，比如前端设计assign d=a&b&c，假设综合电路只有四输入与门，就相当于d=a&b&c&1，电路中其中一个与门输入端是tie1的，另三个输入端接net的a、b、c。如果这里改成tie0逻辑就完全错了，所以说std cell的输入是有前端的逻辑功能设计决定的。
第二个，是不是会省功耗我不肯定，你也不用深究啦，因为这里tie0还是tie1真的不重要，即便真的省功耗，就spare cell这一点点逻辑，功耗九牛一毛。就跟做设计时，如无特别需求，大家更习惯性地将寄存器复位值设0而不是1。

学习学习了~

想问下，为什么输入pin不可以floating，但是输出pin却可以?

输入浮空，首先会漏电，其次输出不确定，功能不正常。如果有输入端浮空，前后端流程的设计规则都会报warning的。