求助：带三态的设计DC和ICC的时候如何约束

求助：设计中有带三态的门，DC/ICC 应该如何约束其max_transition/max_capacitance ，貌似工具会把所有挂在上面的cell都认为是其fanout，tran会很大，我看库里面也有TBUF这种三态门，请问一下，该如何使用?

顶起