level shifter的问题

因为他的驱动足够让接收端分辨出0/1

学习了谢谢陈总

还是有点疑惑，陈总，如果，高电压domain输出一个0电平给低电压的domain,此时，高电压domain的Vol可能会处于低电压domain的Vih处，那低电压那边不一定能区分是0还是1吧，有可能会认为是1了吧?

一般std cell输出电平的设计会避免这种情况发生

可加可不加? 那也要看这两个power domain的电压差别，如果差别一点点，驱动级输出0的时候接收端能识别0， 驱动输出high, 接收端也没问题，电压差别大了对可靠性有影响， 驱动端输出5v,接收端电压源是1v的，肯定不好。
一般不同的逻辑电平标准有配合要求的，必须要能保证vih,vil,voh,vol的匹配。只要你能匹配就没问题。

同意楼上的，要看具体情况，视器件电路特性而定
power domain之间的点，可能还会涉及EMC的问题，加不加shifter都要综合考虑

陈小编有没有做过减少powerswich个数的操作

根据power analysis的结果，可以增减switch

版大，这个head swith 和foot swith随便选哪种还是有讲究啊

谢谢~