数字后端流程请教
我找了一些资料看到跑完ICC后还有好多步，像fm，pt，drc，lvs，p&r,virtuoso,动态时序仿真等等，fm，pt，drc，lvs我能理解，请问为什么要做p&r呢?不是在ICC中已经布局布线了吗?virtuoso又是用来干嘛的呢?动态时序仿真使用那个软件呢?我跑后端的话这些流程都要全部跑完吗?跑这些流程的顺序是什么呀?我看有些人在ICC后跑pt，有些是在p&r后跑。
非常感谢指教！
额，你要补的东西太多了，你用ICC就是在跑p&r，fm是比对的RTL跟门级网表功能是否一致，PT是静态时序仿真用的，drc/lvs是对版图进行物理性、连接的检查。virtuoso是画layout的工具。至于动态仿真，除非你的电路比较小，一般都用静态时序仿真，也就是上面说的PT那个工具。大致流程：
综合-->fm-->pr-->pt-->virtuoso-->drc/lvs/ant/latch up，大致是这样的，但是不同的公司中间还有些不一样，比如starRC、分析IR-drop等的一些流程
哦，icc就是p&r啊，谢谢指教！我之前是想静态动态都仿的，请问动态仿用哪个软件呢?fm是不是dc后的网表与rtl代码对比一次，icc后的网表与rtl代码对比一次呢?非常感谢！
fm 是rtl和dc后的比，dc后的和final网表比
是的，RTL跟综合后比对，综合后的网表跟PR后的网表比对
动态仿真可以用hspice spectre之类的吧，前端不是非常了解
明白了，谢谢！
明白了，谢谢！
还有一个问题请教下，做fm的时候库里很多db文件，我应该用哪个才对呢?
fm是比较功能正确的，跟db关系不大，写全了就可以
ss和ff的库都写上是吗?
只写一种就可以，随便哪个，ss可以，ff也可以，但是要写全，只有std cell的话只写一个随便ss/ff都可以，如果还有其他的macro，比如SRAM、模拟block等也要将他们的也都写进去，我说的“写全”有点歧义，是指所有的类型，比如std 、已经所有用到的macro的db都写进去，但是每个里面只写一种即可，
动态时序仿真应该指的是后防时序验证吧，这个是pt生成的sdf文件，用ncverilog来验证！
懂了，谢谢大神！