微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于report_timing -delay_type max

关于report_timing -delay_type max

时间:10-02 整理:3721RD 点击:
一直有个困惑,和大家分享一下。关于用report_timing -delay_type max来报setup路径时,不考虑OCV,以slow corner为例,因为每个cell都有max delay和min delay,那我的理解是对launch path,使用cell的max delay,对capture path,使用cell的min delay。如果考虑OCV的话,launch path要在cell max delay 的基础上乘以derate_late,而capture path则要在cell min delay的基础上乘以derate_early,这样理解对吗?

你说的这个情况适用于setup分析。
对于hold则不适用。
不过这样理解的方向是对的。
这是我的理解,期待高手回复

我想分析的就是setup,只是看了陈涛小编“后端面试--每日一题(017)”后,发现和自己的理解有点不符,就是capture path的delay选择!

你那么做太悲观,与实际情况相差太大

在不计算OCV的timing derate前提下,我用report_delay_calculation分别报出某个clock path上cell的max delay和min delay,对setup report而言,launch path上该cell delay为max delay,capture path上该cell的delay为min delay。说明PT计算timing的方法和我描述的一致

我们先明确下,各自说的是同一个东西
你说的max delay,和min delay 分别来自哪里?同一个lib?还是max,min 不同的lib?

都是同一个lib。小编可能认为我用两个lib吧,那样是悲观了!我其实是对report_timing -delay_type max中的max比较困惑,一直以为这个max就是指在计算delay时不管是launch path还是capture path都用cell的max delay,但现在看应该不是。

那你的理解和 后端面试--每日一题(017)不矛盾,那里说的min max delay 是指不同的corner/lib

一个库里面,每个cell有max delay和min delay,请问一下这是库里面单元的属性,还是有什么计算因子才导致有两个值呢? 按理说确定的corner的库应该只有一个延迟值吧。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top