微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于set和hold time关系的一些问题和想法

关于set和hold time关系的一些问题和想法

时间:10-02 整理:3721RD 点击:

Tclk:是时钟skew
T:是时钟周期
Td:是触发器输出延时
Tmax:是组合逻辑最大延时
Tmin:是组合逻辑最小延时
那么根据时许图是不是可以得到下面的关系?
T-Td-Tmax+Tclk>Tsetup
Td+Tmin-Tclk>Thold
问题一:如果这个关系成立的话那是不是可以近似得到:
Tsetup+Thold=T ?
问题二:根据那两个关系可以看出来Thold与周期T无关?为什么?

本人菜鸟,望高手不吝指点!感谢!

没人吗?

比较傻瓜的方式,你可以认为 Tsetup 和Thold 都是固定值,然后才有了你看到的那两个表达式。
Tsetup 和 Thold 没有任何数值上关系,Thold 和时钟周期无关。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top