微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 如何使timing报得更详细

如何使timing报得更详细

时间:10-02 整理:3721RD 点击:
在edi中,使用report_timing报hold的路径,但似乎路径报得有些少,时钟树使用的单元都没有报出来,那位可以看看怎么报路径报得更全一些。下面是例子:
命令:report_timing -from hdmi_rx_top/hdmi_rx2/u_audioOutputs/u_status_flag_gen/u_pt_clk1x/level_in_reg_13_ -to hdmi_rx_top/hdmi_rx2/u_audioOutputs/u_status_flag_gen/u_pt_clk1x/level_in_samp_reg_13__0_ -early -view {func_ff_bcv_m40_cbest} -net -check_clocks > vio_net_point.rpt

结果:


set_global report_timing_format {xxx xxx ...}

这个设置好像是设置显示种类的,比如set_global report_timing_format {instance arc delay slew arrival}。我是想能否看到路径中所有cell和net的延迟。

选项加的不够,加上-path_type full_clocks试试

看edi的command reference,默认的-path_type是full,还需要设为full_clock吗?

那你加上有效果吗?

正解要加的

path_type full_clocks

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top