微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于bc_wc和ocv的区别?

关于bc_wc和ocv的区别?

时间:10-02 整理:3721RD 点击:
大家好,我现在worst和best分别只有一个库文件,如果我只用worst库文件,或者只用best库文件进行时序分析,在bc_wc模式下和在ocv模式下分析出来时序结果又什么区别吗?

ICC?

对,apr用的就是ICC。

bc_wc和ocv是两个不同的感念,前者说的是标准单元多端角的一种,后者是讲同一标准单元在片上不同位置产生的延时不一样

ocv更悲观

前来学习下

ocv 更保守一些

EDI的UG上面就有对这两种分析模式的说明。我记得是在specifyanalysismode那里吧,说的很清楚了

bc-wc应该和MCMM放在一起讨论,作为90nm以前工艺,由于工艺的线性特征比较好,可以只看两个corner,其实是个省事但不严谨的做法,现在到90nm以下,没办法了,各个corner的setup/hold 都可能有问题,很难说看了那个另外几个可以不看的情况,所以就只能MCMM咯,所以MCMM也不是什么新技术,只是回归正道而已。
至于OCV,其实我一直觉得是一个霸道的设置,直接用设derate value的方式来假定每一条path都会出现片上偏差,其实是很悲观的。造成片上偏差,大概几个原因:工艺偏差(这个很难准确估计),电压偏差(就是ir-drop),噪声偏差(就是SI)。目前的流程SI分析已经用得很广了,其实把IR-drop对timing造成的影响做反标的技术也成熟,不过好像用得不多,再就是所谓的Area-based的OCV,不过好像用得也很少。不过传统OCV的做法太悲观,估计会慢慢被新的分析方法代替。

AOCV (advanced OCV) 用在28nm上啊, 就是fab(比如tsmc)提供一个aocv table,
ocv 参数随着logic depth 变化的, 一般用在clock path上, data path还用constant derate factor,
cadence推的 location based or stage based OCV 和AOCV 类似,一样的意思,
在ocv概念出来之前, bc-wc是最好的模拟,但是实际上不准, ocv 配合MCMM 是现在最清楚的描述方式
就是让pr工具和pt signoff一样,一个corner 一个mode 设一种corner 来run, 很清楚,
你上面那个问题, 即使是同一种lib, ocv和bc-wc的计算方法不一样的, 特别是transition的计算方法
ocv更悲观些,你可以看pt的说明

AOCV,这个好像更严格些。

这样的, 没比较和普通ocv 哪个更悲观些,
aocv 更精确吧,都是flow推的

学习基础知识,顶一个

mark,小白学习啦

新手学习下了

顶10楼,目前我们28nm都是AOCV,OCV太悲观。用AOCV能去掉80%的违例。

结果是不一样的,slew选择不同
bc_wc模式下,setup用max slew,hold用min slew
ocv模式下,setup的launch path用 max slew,capture用min slew,hold反之
除了slew选择不同外,不知道是否其他的还有不同?
derating和OCV没有必然联系,完全是两个概念
bc_wc模式下也可以deratig

顶楼上

set_operating_conditions -analysis_type on_chip_variation \
-max slow -min slow

set_operating_conditions -analysis_type bc_wc \
-max slow -min slow
的静态时序的结果是一样的吗?

[tr][/tr]

BC WC 分别是什么?



结果应该是不一样的

请问在placeopt阶段设置的OCV,是怎么加在clock和data path上的?因为clock 是ideal的

对哦,确实没考虑过这个问题。OCV和AOCV都是推荐加在clock path上,这样的话,貌似在CTS前,这个设置没啥用。从timing中反应不出来。

learn.....

BC:Best condition
WC: Worst condition

学习一下 单个scenario的飘过

请教下,“OCV和AOCV都是推荐加在clock path上”这个是从哪里看到的呢? 有什么依据没

学习啦-

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top