微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > Rtl compiler里缩短module name的方法

Rtl compiler里缩短module name的方法

时间:10-02 整理:3721RD 点击:
如题,rtl compiler在做完Elaborating后,每个module的名字会自动生成好。但有一些module的名字非常非常长,超过了2k,以致于在encounter读的时候报错,说module name太长。
在DC综合的时候也遇到同样的问题,但DC的时候用了set hdlin_shorten_long_module_name true就解决了,但在Rtl compiler里有这个命令,但用了好像没作用。
不知道哪位遇到过同样的问题?有没有解决办法?谢谢

自己顶一个

已解决,用:
update_names -max_length 256 –subdesign

已解决,用:
update_names -max_length 256 –subdesign

已解决,用update_names -max_length 256 –subdesign

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top