微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 请教各位专家,如果时钟屏蔽线没有接VDD/VSS,浮空了会怎么样?

请教各位专家,如果时钟屏蔽线没有接VDD/VSS,浮空了会怎么样?

时间:10-02 整理:3721RD 点击:
再比如某些关键路径数据总线按照全屏蔽设计,屏蔽线忘记接地了,对实际性能有什么影响?

基本没影响,Floating Metal大了就跟地差不多

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top