请问有哪些办法可以修复setup violation？

up/down cell sizechange Vtinsert bufferincrease period 通常就这么几种 要具体看的

请问change Vt 是指改变工作电压吗?

cell 的类型 high vth low vt mediu vt 等vt指阈值电压

明白，谢谢。

看你有多少自由度。

二楼说的都是从 data path 的角度上去考虑的，其实还可以从 clk 的角度考虑，比如将 launch reg 的 clk 前提，或者将 capture reg 的 clk 后推 ～ 当然这里面牵涉到 cts 时对 tree 长度的人为调整 ～ 初学者还是以调整 data path 为主吧～

看你是在什么阶段吧，如果还在pr阶段，可以设path group ，可以设 setup margin 让工具修
如果已经完成route一般是size_cell， insert buffer （可以解决trans过大）
也可以split fanout（可以解决output load cap）
换Low Vth cell
还可以用useful skew在时钟端修

有人知道 为什么 delay-- LVT< SVT < HVT 吗? 是因为 降低 vt， 使得 MOS 提前翻转吗?除了这个不知道还有没有其他的原因～

阈值电压低了，管子开启自然快了

没错，vt 小，的确开启快，开启快就可以使输出也更快的相应，从而 delay 减小了。但，这种原因并不是主要的，主要原因是因为 LVT cell 的沟道参杂浓度比 HVT 高，这就导致 R 会更小，delay=kRC, 所以 delay 减小了～