PT分析latch后报告register clock pins with no clock？
时间：10-02
整理：3721RD
点击：
设计中需要用到一个latch，大概的代码如下：
always@（*）
if(！rst_n)
out = 'b0;
else if(a ==1)
out = 'b1;
else if(b==1)
out = 'b1;
else if(c==1)
out = 'b0;
DC的约束中没有针对这个latch做什么约束，跑完后的网标中看到的确是综合出了一个latch，用PT做STA时，报告与这个latch相关的2个warning：“register clock pins with no clock”“endpoints which are not constrained for maximum delay”，对于这种情况如何处理?需要设计virtual clock吗?已经在PT的SDC中设置set_max_time_borrow 的值了，但是好像没有用，请教大神~
always@（*）
if(！rst_n)
out = 'b0;
else if(a ==1)
out = 'b1;
else if(b==1)
out = 'b1;
else if(c==1)
out = 'b0;
DC的约束中没有针对这个latch做什么约束，跑完后的网标中看到的确是综合出了一个latch，用PT做STA时，报告与这个latch相关的2个warning：“register clock pins with no clock”“endpoints which are not constrained for maximum delay”，对于这种情况如何处理?需要设计virtual clock吗?已经在PT的SDC中设置set_max_time_borrow 的值了，但是好像没有用，请教大神~
latch在lib的cell中是没有复位端的
这个rst可以理解成是一个输入吧，关键是clock该如何定义呢
怎么会没有?TLATSR、TLATNSR
小编的问题解决了吗?同问啊
改了代码，避开了这个latch
明白你的意思，如果这里就需要一个latch的时候应该怎样去约束啊；
latch必须要有时钟才行