TLUPlus相关的错误

大家好我在用cortexm0自带的库进行综合的时候出现找不到TLUPlus文件的错误
在源码目录先，确实没看到这个库文件
顶层综合脚本中的代码是
set_tlu_plus_files -tech2itf_map ${rm_tf2itf_map_file}

-max_tluplus${rm_max_tluplus_file} \
-min_tluplus${rm_min_tluplus_file} \

check_tlu_plus_files
然后我把综合顶层脚本中把TLUPlus相关的代码注释掉还是出错
Warning: No TLUPlus file identified. (DCT-034)
Error: Layer 'METAL1' is missing the 'capacitance' attribute. (PSYN-100)
Warning: Layer 'METAL1' is missing the optional 'edge capacitance' attribute. (PSYN-101)
.
.
.
Error: Layer 'METAL6' is missing the 'capacitance' attribute. (PSYN-100)
Warning: Layer 'METAL6' is missing the optional 'edge capacitance' attribute. (PSYN-101)
Error: Routing layers sanity check failed. (OPT-1430)
Warning: Some checks cannot be performed because of previous errors. (DCT-006)
0
编译就停止了。
这个是不是因为缺少TLUPlus才出的错。TLUPlus本来应该就是可选的吧。
跟METAL相关的代码在另一个脚本中
# This establishes the basic rules for the metals to be constrained during clock-tree
# routing. This information is obtained from the technology file. [$rm_tech_file]
set rm_clock_routing_widths {METAL2 0.28 METAL3 0.28 METAL4 0.28 METAL5 0.28 METAL6 0.44 }
set rm_clock_routing_spacings {METAL2 0.28 METAL3 0.28 METAL4 0.28 METAL5 0.28 METAL6 0.46 }
不知道怎么回事，求解答
谢谢

网上看的missing the 'capacitance' attribute都 是ICC阶段才出的错
我现在还在dc_shell阶段

DCT或者DC spg下，后用到TLUplus，你要么找到TLU文件，要么换用DC wire load model

好好看一下user guide吧

tluplus 文件要搞到才能做的，icc必须使用