微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > PT工具报出线延时为负的原因?

PT工具报出线延时为负的原因?

时间:10-02 整理:3721RD 点击:
如题,我的design是读入layout之后spef生成的,但有写路径报出的net延时是负数,不是很理解什么情况下net延时才能是负的?
求指教!

还有这种事?把报告贴出了看一下呢。

见过器件报负数的~
其实也是合理的,应该是工具计算时序收紧的一种方式,本来实际延时很小,工具又缩紧,就变负的了~
比方说计算hold时的数据路径上某处用负延时~

si delay吧,有可能的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top