微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > cts时候 如何控制clock path上的级数

cts时候 如何控制clock path上的级数

时间:10-02 整理:3721RD 点击:
icc中cts时候,如何控制级数呢,不想让logical level做的太深,有什么命令或选项可以指定么

级数基本是由设计决定的

icc不太清楚,encounter是可以自己指定的

只能尽量控制buffer的level,但是不是硬约束
set_clock_tree_options-max_buffer_levels cnt

ENCOUNTER 中怎么控制

在clock spec文件中不要用AutoCTSRootPin,用下面这种形式:
ClockNetNameclk_name
LevelNumber val(指定clk tree level数)
LevelSpec levelNumber bufferNumber bufType(levelNumber是哪一层level,bufferNumber表示该层的buffer数量,bufType表示该层的buffer种类)

你说的这个是09版的,13版中没有这个选项了

嗯,确实是没有了,估计ICC会自己优化吧

控制级数干啥,没必要,timingok就行了

级数太大的话,那么latency会比较大,从而ocv问题也严重,导致timing不是很好,所以希望级数小一些



在clock spec文件中不要用AutoCTSRootPin,用下面这种形式:
ClockNetNameclk_name
LevelNumber val(指定clk tree level数)
LevelSpec levelNumber bufferNumber bufType(levelNumber是哪一层level,bufferNumber表示该层的buffer数量,bufType表示该层的buffer种类)
还有一个选项,setCTSMode -synthSubTreeLevelThreshold val,这个选项不过没有试过,不知道效果

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top