ICC top里有连线非常多的纯组合逻辑的模块如何解决congestion

design里有几个小模块，是纯组合逻辑，线很多，整个design非常大，所以我是让工具去place的，没有划分成group或者bound, ICC里不知如何来解决这种逻辑的congestion。莫非只能是综合的时候对这几个组合逻辑单独用pin 少的 cell?
类似的，encounter里据说有个参数可以设置 这个模块的 啥面积参数是 1.2 （比如）就可以解决。

打个placement blockage；设置合适的block利用率即可。

你的建议是，先大致扔进去，看那几块紧张的组合模块在哪个区域，然后对那几个区域设置个partial blockage?我实验过这个命令，比如我设置成40%，但是最后report ultilization比这个大多了。感觉没用。

只要低于60%就表明有用；或者整个design的routing资源本身比较紧张。

感觉处理好macro是重要的一点，另外place的effort调成high，加上-congestion选项
其他的单靠后端很难解决。如小编所说，合成时禁用多PIN的CELL，使用DC-Ultra，DC-T，DC-G等新的合成技术也能有所改善。
希望对小编有些帮助。

控制总体的util
对个别module里面的cell加keepout

因为是55 mpw，时间紧，刚接手的一个项目，所以当时就把initial ultilization做的超低，55%左右。最终的也就不到65%。有几块组合逻辑线特别多，比如mbist，整个design的mbist都做到一个module里面，线就非常多。
现在要full mask，所以我想能减小些面积，因为ultilization感觉太低。之前有流片过，.18工艺的，initial ultilization做到74%左右。
你说的对某些cell做keepout，我是否可以对比如mbist那个模块的所有cell都设keepout?memory的倒是设过，cell没有用过，去试试。

注意把memory放在一起，避免让mbist的连线来回跑

小编，现在有个design，都是standard cells，没有block。该design中含有大量mux ，mux由AOI22, ND4组成，其中AOI22 cell数目为100K，ND4 cell数目为24K。大量mux引起了routing congestion问题，尽管overall utilization只有74%左右，仍然有10K short出现在mux AOI22/ND4 cell 区域。
由于AOI/ND cell 数目太多，设置keepout效果不太好。请问像这种包含大量mux tree的design如何解决congestion 问题?谢谢

请问， 你那个问题有进展吗? 我也有同样的问题?
准备用修改下RTL。 把MUX 变小， 然后加寄存器用组合逻辑减少。

请问你现在是如何处理的呢?

遇到同样的问题了，小编后来是怎么解决的。

这位朋友，你后来是怎么解决问题的，遇到同样问题

遇到同样问题，请支个招！

目前遇到类似问题，你是怎么处理的?