微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > edi时的memory里面与外面的连线drc问题

edi时的memory里面与外面的连线drc问题

时间:10-02 整理:3721RD 点击:
EDI给出的streamOut的gds文件,再streamIn到icfb做drc检查,发现一般的布线与memory里的较宽的连线(例如VDD)存在spacing error(如小于0.25um),而在EDI中却没有verifyGeometry出来,似乎这类间距只满足了最小间距(如0.2um)。问题是:
1、EDI中,如何使一般的连线与memory内部的宽线满足drc规则(如大于等于0.25um)?
2、EDI中,如何检查上述spacing error?

顺便说一下,检查了一下memory的LEF文件,金属层的坐标没有问题。

修改lef rule,
在没有精通rule的 能力下,不如手改layout,没多少吧

也几百个呢,要不然也不想从源头解决问题。

画个route blockage ,就行了,防止线离的memory太近

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top