Encounter中设置IO端口作为时钟输出

大家好，请教一个问题。 我现在在做一个设计的P&R，设计有一个时钟HCLK，另外还有3个输出端口分别是CLK0， CLK1， 和CLK2。CLK1~CLK2其实就是HCLK通过BUFFER的输出。现在希望的是使CLK0~CLK2的时钟沿和HCLK达到设计内部FF的CK端口的时钟沿对齐。在clock spec里，将SetIoPinAsSync 设置为YES。但最后得到的结果发现CLK0~CLK2彼此之间似乎是平衡的，但他们与HCLK达到FF的时间不一致。请问还需要做哪些设置才能达到skew平衡的目的呢?
谢谢！

实在不行手工调整啊， 就是些buffer的问题

小编，理论上是可以通过ENCOUNTER设置来实现的吧。我也想手工调整，但估计头儿不让。

小编，想再问一下，这个手工调整是在ENCOUNTER里可以做吗?

显然可以啊， 加，减buffer