微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > ideal network

ideal network

时间:10-02 整理:3721RD 点击:
在做placement之前我设置了set_ideal_network [ all_fanout -flat -all_clocks ],但是做place时还会在clock tree上插入cell,这个是为什么?

加上 -no_prop , set_ideal_network

小编麻烦解释下原因,实在不懂?-no_propagated 表示ideal属性不会穿过逻辑门,为什么要加这个选项?

自己man下看看

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top