后端面试--每日一题（009）

There are source clock clka (create_clock), and generated clock clkb by clka. how do you specify them in CTS spec file? Assume there is real timing path between clka and clkb.
clkb是clka的生成时钟，在CTS的spec文件中如何定义这两个时钟?假设clka和clkb之间的FF有时序收敛的要求。
难度：3

clka一定比clkb长啊，
create_generated_clock
那么它们无视clkb,相对clka作平。时序应该没有问题，不过如果是clka 与clkb,即跨时钟的情况，
我不知道怎么办，如果latency差别不大，那么就认为skew大一点而已，可能时序可以调整过来，如果差距大了，
可能要multi吧

这个没有弄过，观望中

create_clock 到generate_clock的delay控制为generate_clock的周期就没有问题了

楼上牛，恍然大悟
设clkb 定义单元input pin as floatpin

............

大哥能否详细解释一下?
为何这个delay是generate的周期就可以了?
generate clk的input pin设为through pin 不可以吗?

正确的做法其实十分简单：
在CTS的spec文件中定义 clka 是 root，clkb 为 through pin，再加上那些应该有的skew，transition，insertion delay等就好了，
其它的事CTS会给你做

这样子的，学习了，谢谢

小网站实在靠不住啊，尽掉链子，所以我在新浪开个博客，保存自己的帖子，到那里一定可以找到我

陈小编啊，那个CTS的spec文件中怎么定义through pin啊，有这语句吗?

学习中，正在进入后端这个行业

谢谢小编啊

学习了

学习了！

ecounter中称为through pin，ICC中称为nonstop pin。ICC中设置nonstop pin的命令为set_clock_tree_exceptions -non_stop_pins