奇葩面试，求指导。后端修Hold真的那么麻烦吗？
我就晕了，在我印象里Hold违背在前端人员眼里根部就不是事情啊，后端都自己默默解决了。
而且如果后端处理比较好的话，Hold违背都不需要太关注啊。
但好像挺面试人员的意思是修Hold需要蛮大精力似的。他们芯片应该也就跑几兆到上百兆。
跪求指导。
插buffer来修hold
也可以前端加latch
具体情况具体分析吧..
hold和频率一点关系也没用，而且是最容易修的timing方面，
搞不清面试你们的人是什么人，相比之下，setup time和设计的critical path有关，才是最难解决的
setup是最难修
难修的不是Hold，是采样窗（Aperture）
围观学习
setup violation可以降频继续用，出现hold violation就是费片，i think
修hold还需要采样窗吗? 你说的是不是带 SI 的 analysis
Hold time通常不難修，只要有空間加buffer的話，
怕的是沒空間可加buffer，就要動到routing，
那可能又造成setup time有問題。
setup margin够的情况下,hold一般不难修. 而且hold和时钟频率没半毛钱关系
估计面试的是想问你在不insert buf的情况下，调整时钟来fix hold。
没啥奇葩的， 只是因为之前你做的DESIGN难度不高而已。
500mhz，utilization >80%, 一个clock 120K sinks, 再加上3M的instance
这种情况的HOLD就非常难修。
其实这个问题能很好的测试实力。
1）插buffer多的话， large displacement 太大，timing 动的太大
2）插delay cell 多，ocv太大
3）clock tree 长，ocv又太大
4）插到congested 区域，routing 又有问题
这种情况，不手动调整一些东西，工具根本搞不定。runtime 时间也长非常难做。如果是TOP CHIP LEVEL ，再难做一倍
下次我面试的时候也问一下这个题，能考出水平
追加一下，特别是在做timing eco后期，修了几版setup，修了几版，忽然修hold插爆炸了，又退回不到原来的版本，汗就下来了。
原来早已没有回头路
楼上正解
片子再往下做，hold的修复更加困难，这也是一个，正如15楼的解释
加latch修hold?我书读的少你表骗我
能说详细点么，感兴趣
正解，不过现在一般前端不会管hold（不要WNS太夸张），但是留片有hold问题就没法使用。
求分享具体案例：）
传统的东西hold 很好修， 只要频率不高 tree做的不要太烂那么 setup就有很多余量，直接在endpoint加buffer或者start上加都行。
当28 和16中 项目一般频率很高，那么setup就很难meet， 如果用传统方法修hold就没有余量了，通常还会借用大量的usefulskew来meet setup，更是增加了难度， 同时还有一个非常恐怖的东西就是corner varation， 在worstLT下面是一条setup出现， 到了bestHT变成了hold也不meet， 这种varation导致大量path同时setuphold不meet，这个时候找中间点是个痛苦的活。
很多人认为hold和频率没关系， 可以认为没错，也可以认为不完整，纯粹概念上是没关系， 具体哪些自己去思考吧。
如果小编说的项目频率不高，工艺不高，就是难修， 那可能designer太烂，写的design ，clock乱七八糟， 或者后端把tree做成一坨坨，都是有可能的，反正这个世界最不缺乏奇葩了。
学习了～
请问一下大神，在诸多严格限制下，手动主要调整什么东西?另外修改线宽实际操作中可行吗?
2G 3G路径下hold的主要问题主要是窗口啊窗口。
除了Corner的correlation，还有ocv需要考虑，如果path太长，一条path同时出现setup和hold的violation也是可能的。