微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 求助,Calibre LVS error,哪位大神看看是什么情况。

求助,Calibre LVS error,哪位大神看看是什么情况。

时间:10-02 整理:3721RD 点击:

做完PR的部分,现在跑Calibre,check lvs。在icc中verify_lvs已经没有error。目前有两个问题不知如何解决:
1. open(如图所示):phy上的PG pin,通过PG net连接出来,然后top层接进去。但是calibre lvs 一直报open。
不知哪位高人有解决方法








2. UNMATCHED OBJECTS (如下图)。不匹配的stdcell很多,VSS, VDD的连接已经check过了;tapcell也已经check了,已经排除;
不知道是哪些问题导致的




1,是lvs.rep.ext , 不用看子模块的,一般只看top的
2. 小编还没学会如何看calibre lvs report,不如把整个文件发上来,

在那些地方都打上label看看

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top