微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > dc综合频率设置

dc综合频率设置

时间:10-02 整理:3721RD 点击:
本人初学DC综合软件,DC综合时候频率当然是越快越好,这个频率是由什么限制的啊。求解啊。 举个例子,我设置一个时钟频率是50M,但是时序很好,那就说明我可以继续加大频率呗,但是这个数值大概是多少才能发挥临界频率呢。 跪求啊。、

求顶顶顶。

理论上有slack就说明可以更高一些。
但是实践上,DC里面的频率和最终芯片频率的差距还是比较大的。因为没有考虑互连线和时钟的具体delay。

小编你好,我现在就是有个比较粗浅的问题,我的时钟频率是根据什么设置呢?我师兄说频率肯定越大越好,但是这个频率值具体是多少是我自己设置还是DC来综合出一个时钟频率呢》?、

求解答锕。

估算一下:
工艺决定了每个cell最快能有多快,比如一个and2是100ns。如果你的critical path有10个,就是1000ns,1/1000ns=1GHz

哦哦非常感谢小编的解答哈。等我好好算下。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top