微波EDA网,见证研发工程师的成长!
搜 索
首页
微波射频
射频和无线通信
天线设计
硬件设计
PCB和SI
通信和网络
测试测量
应用设计
研发杂谈
研发问答
首页
>
研发问答
>
微电子和IC设计
>
IC后端设计交流
> 时钟频率和skew latency的关系
时钟频率和skew latency的关系
时间:10-02
整理:3721RD
点击:
各位大神,请问CTS后的skew和latency受时钟频率的影响吗?
就是100M下做CTS,200M时的report会是一样的结果么
应该没有影响
谢谢小编
上一篇:
为什么网表里总线要用下划线
下一篇:
mentor DFTAdvisor的问题?
时钟频率
skew
latency
相关文章:
EDI中create_ccopt_skew_group的pins list不能用通配符吗?
clock tree global skew太大
在PT中如何设置skew
后端流程,到底什么时候使用useful skew呢?
关于为什么后端在CTS时,要尽量把skew做小
深入浅出聊聊CTS后的target skew问题,欢迎加入讨论
栏目分类
移动通信
微波和射频技术
无线和射频
PCB设计问答
硬件电路设计
嵌入式设计讨论
手机设计讨论
信号完整性分析
测试测量
微电子和IC设计
热门文章
Cadence最新推出了Innovus听说
求助:calibre pex问题!
set_dont_touch和set_dont_to
Cadence IC 617最新版,稳定
innovus中如何用dbGet命令get
求DRC关于metal slot违例解决
接地的逻辑 icc
dct或者icc里的 spg 到底如
Copyright © 2017-2020
微波EDA网
版权所有
网站地图
Top