微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > ICC生成的GDS中的DRC错误

ICC生成的GDS中的DRC错误

时间:10-02 整理:3721RD 点击:
ICC生成的GDS导入到cadence中做DRC,发现NW,SP,SN都有不少间距错。
比如x方向上相邻的两个cell,其NW的间距不够,模拟上一般就是把NW合并,ICC中是否也有类似的command可以执行。
貌似这种类型的DRC错误都是与standard filler相关的,是否是插入standard filler时未正确设置而导致出现这种错误呢?

filler没插对,你看看是不是spacing rule的设置允许出现1x unit tile的cell spacing而filler list中没有1x宽度的filler导致的。

原因在于standard filler插得太早,在ICC中被优化掉一部分,按照工艺厂给的说明,在正式布线前,插standard filler这类drc问题就没有了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top