微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于floorplan 打pg ring 的一个小问题

关于floorplan 打pg ring 的一个小问题

时间:10-02 整理:3721RD 点击:

打pg_ring 用gui操作时VDD写在前面和VSS写在前面分别得到 VDD在内圈VSS在外圈 和VSS在内圈VDD在外圈,如下图。
那么 打pg_ring时 应该VDD在内圈还是VSS在内圈,会有不同的影响吗







一般随便都行,不用纠结。但也是有影响的:比如IR drop 有点差别
我的话会把VSS放外面,只是以前sealing接ground那种习惯,牵强附会的话一般power drop 比ground bounce 厉害

多谢指教,学习了。

没关系,随意的

多谢小编解疑!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top