微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > shield 的问题

shield 的问题

时间:10-02 整理:3721RD 点击:
现在ECO的阶段,需要对一条clock path添加shield,但是用create_zrt_shield后发现shield的ratio不高,原因是没有space去进行shield,请问这种如何解决?需要把clock net周围的net都删掉再进行shield?还是有什么option可以进行强制的shield,求大神指教!

帮顶!

把所有线删除,先布clk net,加shield,再布其他线

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top