微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于 pre tapeout eco 两个小问题

关于 pre tapeout eco 两个小问题

时间:10-02 整理:3721RD 点击:
看了小一天了,还是不了解eco;
就拿pre tapeout eco 来说,比如我做到了route这一步,需要做eco了,那我出一个网表,在这个网表里做修改
(1) 这个网表不是rtl 代码,都是例化单元与连接,如果想修改下功能,很难知道怎么修改吧应该?
(2) 修改完之后,应该可以得到一个.tcl脚本,然后我可以在ICC中source一下这个脚本,可是怎么得到.tcl脚本呢?

如果是修改功能的话,这个eco脚本一般有前端和综合的人来给你。你source好,出个网表给前端看是否formal是否能过,再重新eco绕线即可。

你好,再接着问下:
(1) 也就是改功能还是在rtl代码中修改,不是在网表中修改,是吧?
(2) 这个.tcl文件他们是如何得到的呢?是不是将原来综合后的网表和修改rtl-->DC后的新网表进行对比,对比之后手动写一个.tcl文件,里面都是insert_buffer,create_net这些命令?

修timing pt不就吐出 eco脚本么, 然后你给icc吃 ,完事再绕再修,function的有的最后来不及了,综合时间太长,直接上netlist。

直接上netlist 什么意思?

这个netlist是修改过的吧,请问下 netlist里和verilog代码不一样,里面都是例化单元的形式,在这里面改功能貌似很困难,那这个netlist要怎么修改呢?

我们原来那么改过 ,是难改,综合后信号打散了,当时老大还改错了

那改功能的话,除了修改网表;不是说也可以用.tcl文件吗,这个.tcl文件是从哪里来的呢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top