微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > upf 问题

upf 问题

时间:10-02 整理:3721RD 点击:
1.为什么level shift的cell要设置keep oute margin ,不和std cell放在一起,原理是什么?2.对于always on的net,是不是只要set attribute 这个pin和 与pin相连netalways on就可以了。
icc会自动调用always on的 buf 和inv去opt 这根net
3.feedthough的net 只要set fp volatage constraint就ok了。如果直接set attributealways on 可以吗

1. 主要是考虑不同nwell之间有个spacing要求, multi-vdd设计的要求, 一般你也会在fp的时候
隔离开来的,比如给lvl 单独一个区域
2.通常upf写的好,不需要另外的设置, 当然pg_pin lib要做好,aon属性这些要有
3不清楚,没玩过

谢版大回复。1.给lvl 单独一个区域,就是create bound吧?让工具自己摆好还是create bound比较好?
2.我看了有些设计有这么做的,如RR的save和restore信号。set attribute【get netnet_to_save】 always on 。还有
些power switch的信号。不知道是不是必须的
3.feedthough,举个例子 信号从A 到 B 到C .A和C是always onvoltage 。B 是power off区域。
在opt的时候插入了一个buffer在B. 不知道怎么处理这个情形。

1. 可以, 也可以简单的画一个区域,旁边打上blockage
2.不清楚
3. 如果是off区域,那么这个buffer必须是aon buffer ,也行的, 或者不在off区域加buffer
只在aon区域加普通buffer

谢版大耐心回复1.工具会自动将LS尽量放在voltage 边界,所以我也没有画过bound。有个疑问,blockage可以将LS和std cell分离吗?
2.我拿到的脚本是08年的,比较老了。我猜对于retention cell的save 和restore的信号,在lib中应该有always on的属性。所以可以不用单独设置。
我现在手头没有lib,只有db,所以无法验证
3.feedthough是在ug上看到的。实际上估计比较少,因为可以限制绕线不穿过其他区域,尽量在自己的va内。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top