IP UPF Flow 遇到的问题，请教大神帮忙，谢谢
小chip就是把analog ip，flash ip ，io，还有control design，组合而成
在综合阶段遇到的问题：：
由于我的io .db内有primary power，就涉及到了UPF设计，结果我就开始学习UPF设计，一般吧在design中都是两个power，可以分成两个domain，但是对于我的io.db我真是无语啊，其中的power io cell里面有两个primary power，针对这个问题，我不知道怎么去解决了，我不能把我的一个io cell还要拆成两个power domain吧，这只是针对我的io ip而言，我就遇到这个问题，请教大神帮忙解决，我想问一下，这样的io.db 是不是不能完成UPF Flow?
我现在的第一个疑问谁能帮我解答一下，以前没做过UPF，最近只是在网上查到一些UPF的design
这不是UPF吧，就是IO的电源和core区的电源啊
但是，我在综合的时候，compile
时，提示我没有upf data, 然后我的io.d然后我的io.db 里定义了pgpin,你看怎么搞?
你做upf flow的目的是什么?是指check_design? 还是说要做upf的synthesis，靠工具插入需要的iso lvshift等等
是这样一个事情，我在做很多IP的Design Kits check flow，然后进行到综合时，在compile时，我遇到了UPF的错误，错误是我没有UPF data，具体就是io pad ，analog ip，flash，中的power pin没有定义电压。
TOP层主要调用了power io和signal io，analog，flash，还有一个SPI总线design
在我的power io lib中定义了一个是pad voltage and core voltage，都定义成power pin，然后那，UPF设计中的一个domain中不是只有一个电压，这样不就有冲突吗?
我现在比较纠结的是，Power IO是不是不可以做UPF设计。
一个power domain只能有一个primary power supply，但power supply是可以有多个的。每个supply可以有多个voltage state
你看我可以把一个power io或者一个signal io作为一个power domain吗?
如果可以的话，在.lib（io design kits）内对于他们有一个pad power 和一个core power，但是这两个都是pg_pin，而且pg_type是primary_power。
对于这样的是不是不能进行UPF设计
将rtl里关于power的连接全部拿掉，这样就不需要upf，dc会认为是非low power的设计。其实就是low power的设计upf flow也不是必须的，只要你自己完全清楚power怎么连