微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 感觉 icc lab 中在fp阶段查看congestion的时刻有问题啊

感觉 icc lab 中在fp阶段查看congestion的时刻有问题啊

时间:10-02 整理:3721RD 点击:

看icc lab中很多都是在fp阶段时,在创建power network之前分析congestion;
这个congestion不应该在power network创建之后分析更为合理一些吗?

就是在pg 后分析

没看懂你的问题?

place 之后才能global route 吧

哦,是这样的;
lab中的操作是在power network创建之前,用create_fp_placement进行了virtual placement,然后进行congestion分析,然后再创建power netwrok,最后进行timing 分析;

我觉得在power network创建之后分析congestion更为合理一些吧!

只是为了及早发现问题而已,你可以在需要的时候检查啊。如果power 用的Metal都比stdcell用的要高,那的确是create power network 之后要准些。
我建议还是趁早检查。

恩,我可能想的太绝对了!可以在任何想检查的时候检查,就像查看timing,不一定非要在某个阶段才能查看!
多谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top