微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 为什么我在routing阶段修了逻辑库,再重新link后,时序出问题?

为什么我在routing阶段修了逻辑库,再重新link后,时序出问题?

时间:10-02 整理:3721RD 点击:



我在routing阶段修了逻辑库,再重新link后,然后report_constraint,时序变得异常!

你重新source新的逻辑库了吗?然后在link -f一下看看

啥叫修了logic 库? 换库肯定是会导致timing engine重来的,
最好link -force + update_timing
可能要exit icc再进一次 ,

前面的warning: failed to compute c-effective 不要紧,route后都会有一些

谢小编!

好的!谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top