conformal如何比对做了retiming的design

rtl呼叫了dw_div_pipe，自然，dc会对它进行retiming。
conformal要如何设置，才能比较rtl与dc网表的一致性?困扰了一天了，烦请大神赐教。
这个问题貌似讨论的人比较少，难道很少有人这么写代码?

rc 产生do文件帮助下行么?
lec可以使用rc的do文件的吧

暂时将它设置为blackbox，慢慢找方法

用formality试试行么，加载svf